在典型的功率应用中，当一个MOS管接地，而负载连接到干线电压上时，该MOS管就构成了低压侧开关。在低压侧开关中，应采用N沟道MOS管，这是出于对关闭或导通器件所需电压的考虑。

    当MOS管连接到总线及负载接地时，就要用高压侧开关。通常会在这个拓扑中采用P沟道MOS管，这也是出于对电压驱动的考虑。

    要选择适合应用的器件，必须确定驱动器件所需的电压，以及在设计中*简易执行的方法。

额定电压越大，器件的成本就越高。从成本角度考虑，还需要确定所需的额定电压，即器件所能承受的*大电压。根据实践经验，额定电压应当大于干线电压或总线电压，一般会留出1.2~1.5倍的电压余量，这样才能提供足够的保护，使MOS管不会失效。

     就选择MOS管而言，必须确定漏极至源极间可能承受的*大电压，即*大VDS。由于MOS管所能承受的*大电压会随温度变化而变化，设计人员必须在整个工作温度范围内测试电压的变化范围。额定电压必须有足够的余量覆盖这个变化范围，确保电路不会失效。

     此外，设计工程师还需要考虑其他安全因素：如由开关电子设备(常见有电机或变压器)诱发的电压瞬变。另外，不同应用的额定电压也有所不同；通常便携式设备选用20V的MOS管，FPGA电源为20～30V的MOS管，85～220V AC应用时MOS管VDS为450～600V。

确定完电压后，接下来要确定的就是MOS管的电流。需根据电路结构来决定，MOS管的额定电流应是负载在所有情况下都能够承受的*大电流；与电压的情况相似，MOS管的额定电流必须能满足系统产生尖峰电流时的需求。

      电流的确定需从两个方面着手：连续模式和脉冲尖峰。在连续导通模式下，MOS管处于稳态，此时电流连续通过器件。脉冲尖峰是指有大量电涌(或尖峰电流)流过器件。一旦确定了这些条件下的*大电流，只需直接选择能承受这个*大电流的器件便可。

      选好额定电流后，还必须计算导通损耗。在实际情况下，MOS管并不是理想的器件，因为在导电过程中会有电能损耗，也就是导通损耗。MOS管在“导通”时就像一个可变电阻，由器件的导通电阻RDS(ON)所确定，并随温度而显著变化。

     器件的功率损耗PTRON=Iload2×RDS(ON)计算（Iload：*大直流输出电流），由于导通电阻会随温度变化，因此功率耗损也会随之按比例变化。对MOS管施加的电压VGS越高，RDS(ON)就会越小；反之RDS(ON)就会越高。

     对系统设计人员来说，这就需要折中权衡。

    对便携式设计来说，采用较低的电压即可(较为普遍)；而对于工业设计来说，可采用较高的电压。需要注意的是，RDS(ON)电阻会随着电流轻微上升。

    技术对器件的特性有着重大影响，因为有些技术在提高*大VDS（漏源额定电压）时往往会使RDS(ON)增大。对于这样的技术，如果打算降低VDS和RDS(ON)，那么就得增加晶片尺寸，从而增加与之配套的封装尺寸及相关的开发成本。业界现有好几种试图控制晶片尺寸增加的技术，其中*主要的是沟道和电荷平衡技术。

    在沟道技术中，晶片中嵌入了一个深沟，通常是为低电压预留的，用于降低导通电阻RDS(ON)。为了减少*大VDS对RDS(ON)的影响，开发过程中采用了外延生长柱/蚀刻柱工艺。例如，飞兆半导体开发的SupeRFET技术，针对RDS(ON)的降低而增加了额外的制造步骤。

    这种对RDS(ON)的关注十分重要，因为当标准MOSFET的击穿电压升高时，RDS(ON)会随之呈指数级增加，并且导致晶片尺寸增大。SuperFET工艺将RDS(ON)与晶片尺寸间的指数关系变成了线性关系。

    这样，SuperFET器件便可在小晶片尺寸，甚至在击穿电压达到600V的情况下，实现理想的低RDS(ON)。结果是晶片尺寸可减小达35%。而对于*终用户来说，这意味着封装尺寸的大幅减小。